A TSMC realizou recentemente seu Simpósio de Tecnologia em Taiwan.De acordo com a Reuters, a empresa disse que a demanda por wafers aceleradores de IA deverá aumentar 11 vezes entre 2022 e 2026. A TSMC também elevou sua previsão para o mercado global de semicondutores, projetando que o mercado ultrapassará US$ 1,5 trilhão até 2030, acima de sua estimativa anterior de US$ 1 trilhão.
De acordo com comentários do chefe de negócios da Ásia-Pacífico da TSMC, citados pela Agência Central de Notícias de Taiwan, os clientes da região consumiram mais de 2,1 milhões de wafers equivalentes de 12 polegadas no ano passado.A altura da pilha vertical resultante excederia três torres Taipei 101, destacando o rápido crescimento contínuo da procura em toda a cadeia de fornecimento de IA.
Sobre o planejamento de capacidade, a TSMC disse que suas tecnologias de processo mais avançadas de 2 nanômetros e A16 de próxima geração deverão fornecer uma taxa composta de crescimento anual de 70% de 2026 a 2028. A capacidade para embalagens avançadas CoWoS em substratos de wafer deve crescer a uma taxa anual composta de mais de 80% de 2022 a 2027. A Reuters também informou que a TSMC planeja avançar na construção de suas fábricas de Fase 9 e embalagens avançadasinstalações em 2026.
No exterior, a unidade da TSMC no Arizona continua a aumentar a produção.A primeira fábrica já entrou em operação.A segunda fábrica está programada para iniciar a movimentação dos equipamentos no segundo semestre de 2026, enquanto a terceira fábrica está atualmente em construção.Espera-se que a quarta fábrica e a primeira instalação de embalagem avançada do local sejam inauguradas ainda este ano.A empresa espera que a capacidade do Arizona em 2026 aumente 1,8 vezes em relação ao ano anterior, com os rendimentos alcançando a paridade com as fábricas em Taiwan.
No roteiro tecnológico, a TSMC delineou sua estratégia de IA de longo prazo na cúpula.De acordo com o China Times, os executivos da empresa disseram que os ganhos futuros no desempenho do acelerador de IA dependerão da integração da tecnologia de transistores, empacotamento avançado e interconexões de alta velocidade.À medida que os modelos de IA continuam a crescer, as tecnologias de empilhamento de memória SoIC e 3D IC estão se tornando cada vez mais críticas.
Dados citados pelo Commercial Times mostraram que a densidade de interconexão SoIC da TSMC é 56 vezes maior do que a CoWoS em 2015, enquanto a eficiência energética melhorou cinco vezes.Os produtos de primeira geração já entraram em produção em massa e uma versão de ligação de 6 mícrons está prevista para ser lançada em 2025. Em 2028, o SoIC baseado em N2 suportará o empilhamento de 6 mícrons, enquanto o processo A14 avançará ainda mais a tecnologia para 4,5 mícrons.
Em interconexões de alta velocidade, espera-se que a fotônica de silício e a tecnologia de motor fotônico universal compacto COUPE da TSMC se tornem fundamentais para reduzir a latência e o consumo de energia em sistemas de IA.O primeiro modulador de microanel de 200 Gbps baseado em COUPE do mundo entrou em produção em massa este ano, proporcionando quatro vezes a eficiência energética das interconexões convencionais de cobre e reduzindo a latência em 90%.
Nas atualizações de embalagens, o atual CoWoS de tamanho de retículo 5,5 produzido em massa alcançou uma taxa de rendimento de 98%.A TSMC planeja lançar uma versão com tamanho de 14 retículos em 2028 capaz de integrar 20 pilhas HBM, seguida por uma versão maior que 14 retículos em 2029 que suportará 24 pilhas HBM.Além disso, a tecnologia do sistema de nível wafer SoW será capaz de integrar 64 pilhas HBM e 16 módulos CoWoS.O SoWP de lógica pura entrou em produção em massa em 2024, enquanto o SoWX com HBM integrado está previsto para lançamento em 2029.